⑲ 日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平3-150678

Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)6月27日

G 06 F 15/72 G 09 G 5/36 3 5 0 7165-5B 8839-5C

審査請求 未請求 請求項の数 1 (全4頁)

図発明の名称 グラフィックディスプレイ装置

②特 願 平1-290891

②出 願 平1(1989)11月7日

⑩発 明 者 村 田 哲 夫 東京都三鷹市下連雀5丁目1番1号 日本無線株式会社内

⑪出 願 人 日本無線株式会社 東京都三鷹市下連雀5丁目1番1号

個代 理 人 弁理士 吉田 研二 外2名

明 細 書

1. 発明の名称

グラフィックディスプレイ装置

2. 特許請求の範囲

図形データを記憶するセグメントバッファと、 前記セグメントバッファから図形データを読み出 して所定の座標変換を施し、ピット展開を行うグ ラフィックプロセッサと、前記グラフィックプロ セッサによってピット展開された図形データを記 はするフレームバッファと、前記フレームバッファと、前記フレームバッファと、 すから図形データを読み出して画像信号を生成する でデオジェネレータと、この画像信号により画 像が表示されるディスプレイと、を有するグラフィックディスプレイ装置において、

前記グラフィックプロセッサ及びフレームパッファが複数個設けられ、

前記複数のグラフィックプロセッサによるセグ メントバッファからの図形データの読み出しを、 所定順序で実行させるセグメントバッファ読み出 し制御部と、 前記ピデオジェネレータによる複数のフレーム バッファからの図形データの読み出しを、所定順 序で実行させるフレームバッファ読み出し制御部 と、

前記複数のグラフィックプロセッサに座標変換の実行を順次指示し、前記フレームパッファ読み出し制御部にビデオジェネレータへの図形データの出力を所定順序で実行させる表示制御部と、

を含むことを特徴とするグラフィックディスプ レイ装置。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、図形データをディスプレイの画面上に表示させるグラフィックディスプレイ装置、特にセグメントバッファからの図形データの読み出しに係る構造の改良に関する。

[従来の技術]

従来から、例えばコンピュータ等の装置において、図形データをディスプレイ画面上に表示する グラフィックディスプレイ装置が用いられている。 また近年においては、グラフィックディスプレイ装置における表示として、静的な図形の表示の他に、動的な図形表示が要求されている。

第2図には、従来のグイフィックディスプレイ 装置の一構成例が示されている。

すなわち、SB10に記憶された図形データは、 GPU14において座標変換及びピット展開が施

本発明は、この様な問題点を解決することを課題として成されたものであり、低速動作のGPUを用いた場合にも、高速で図形データの表示を行なうことが可能なグラフィックディスプレイ装置を提供することを目的とする。

[課題を解決するための手段]

前記目的を達成するために、本発明は、GPU 及びFBが複数個設けられ、複数のGPUにを SBからの図形データの読み出しを所定順序 行させるセグメントバッファ読み出し制御部で (な数のFBから図形データの読み出し制御部という)とと出し が変実行させるフレームがのファ読み出しまた のGPUに座標変換の実行を所定順序で指示の図形データのの形データの のGPUに座標変換の実行を所定順序で実行させる表示制御部と、を含む たを特徴とする。

[作用]

本発明のグラフィックディスプレイ装置におい

された上でFB12に記憶され、更にVDG16によりFB12から図形データが取り込まれ、CRT18に映像信号が供給される。

この様に、従来のグラフィックディスプレイ装置においては、SB10から順次図形データを変換・転送してCRT18の画面上に図形を表示することが可能である。

[発明が解決しようとする課題]

しかしながら、従来のグラフィックディスプレイ装置においては、動的表示を実行する際に、前述の一連の動作を1秒間に例えば20~30回程度、行なう必要があった。

この様な装置全体の高速動作を回避するために、 FBを2組備え、1組をGPUの書き込み専用、 他の1組をVDGの読み出し専用とすることも可 能である。しかしながら、この方法においては、 GPUの負担が大となり、GPUに高速動作性能 が要求される。逆に言えば、GPUの動作速度が、 装置の構成に用いることが出来るSBの記憶容量 を制約していた。

この様に、本発明のグラフィックディスプレイ 装置においては、図形データを高速で表示させる 際に、GPUについての負担が軽減される。

[実施例]

以下、本発明の好適な実施例について、図面を 用いて説明する。なお、第2図に示される従来例 と同様の構成には同一の符号を付し、説明を省略 する。

第1図には、本発明の一実施例に係るグラフィックディスプレイ装置の構成が示されている。

第1図においては、GPU14及びFB12がそれぞれ3個設けられており、SB10とGPU14-1、14-2、14-3との間には、SB10からの図形データの読み出しを制御するSB読み出し制御部20が設けられている。また、FB12-1、12-2、12-3とVDG16の間には該FB12-1、12-2、12-3からVDG16への図形データの読み出しを制御するFB読み出し制御部22が設けられている。そして、前記GPU14-1、14-2、14-3と、FB読み出し制御部22には、制御部24が接続されている。

次に、この実施例の動作について説明する。 この実施例によりSB10から図形データの読

成されて、CRT18の画面上に図形が表示される。

以上の動作が繰り返されることにより、図形が高連で動的に表示される。

なお、本実施例においては G P U 1 4 、 F B 1 2 は 3 個設けられているが、本発明においては 3 個に限定されないことはいうまでもない。

[発明の効果]

以上説明したように、本発明によれば、SBから図形データを読み出してディスプレイの画面上に高速表示する際に、GPUとして高速動作が可能なGPUを採用する必要がなく、比較的低速のGPUによって高速表示動作を実現することが可能である。例えば、GPUとして高速動作GPUの1/10程度の動作速度しか有しないGPUを採用した場合には、このGPUを20個並列接続すれば、高速動作GPUを1個使用した場合に比べて、2倍の表示速度を確保することが出来る。

また、装置の設計において、装置のアプリケーションに応じて決定されるSBの記憶容量をもと

み出しを行なう場合には、GPU14-1、14-2及び14-3は、SB読み出し制御部20を介して読み出しを行なう。この際、SB読み出し制御部20は、それぞれのGPU14-1、14-2、14-3に所定順序でSB10からの図形データを割当てる。

前記GPU14-1、14-2及び14-3は、 制御部24から座標変換パラメータを取り込んで、 更に該制御部24からの指示に応じて、SB10 から読み出した図形データの座標変換を実行する。

座標変換された図形データは、それぞれGPU14-1、14-2、14-3からSB12-1、12-2、12-3に取り込まれる。

前記制御部24は、前記GPU14-1、14-2、14-3における座標変換の実行終了に応じて、前記FB読み出し制御部22を制御して、FB12-1、12-2、12-3から所定順序で図形データを取り込む。この様にしてFB12-1、12-2、12-3から取り出されたデータは、前記VDG16に供給され、映像信号が生

に、GPUの個数を決定すればよく、設計作業の 簡略化が実現される。

4. 図面の簡単な説明

第1図は、本発明の一実施例に係るグラフィックディスプレイ装置の構成を示すプロック図、

第2図は、従来におけるグラフィックディスプレイ装置の一構成例の構成を示すブロック図である。

10 … セグメントバッファ

12 … フレームバッファ

14 … グラフィックプロセッサ

16 … ビデオジェネレータ


18 ... CRT

20 … SB読み出し制御部

22 ··· FB読み出し制御部

24 … 制御部

出願人 日本無線株式会社 代理人 弁理士 吉 田 研 二 (外2名) [D-41]



S B C P U F B V D G C R T 18

実施例の構成 第 2 図

PAT-NO: JP403150678A

DOCUMENT-IDENTIFIER: JP 03150678 A

TITLE: GRAPHIC DISPLAY DEVICE

PUBN-DATE: June 27, 1991

INVENTOR-INFORMATION:

NAME COUNTRY

MURATA, TETSUO

ASSIGNEE-INFORMATION:

NAME COUNTRY

JAPAN RADIO CO LTD N/A

APPL-NO: JP01290891

APPL-DATE: November 7, 1989

INT-CL (IPC): G06F015/72 , G09G005/36

ABSTRACT:

PURPOSE: To realize high-speed pattern data display by instructing successively plural graphic processors (GPU) to execute coordinate transformation, and executing the output of pattern data of a video generator in prescribed order by a frame buffer read-out control part.

CONSTITUTION: An SB read-out control part 20 allots the pattern data from a segment buffer (SB) 10 to each GPU 14-1 to 14-3 in the prescribed

order. The GPU takes in a coordinate transformation parameter from a control part 24, and further, executes the coordinate transformation of the pattern data read out from the SB 10 in response to an instruction from the control part 24. The coordinate-transformed pattern data are taken in to the SBs 12-1 to 12-3 respectively from the GPUs 14-1 to 14-3. The control part 24 controls the frame buffer (FB) read-out control part 22, and takes in the pattern data from the FBs 12-1 to 12-3 in the prescribed order. Thus, a pattern is displayed dynamically at high speed.

COPYRIGHT: (C)1991, JPO&Japio